[대학생특강/서울] Cadence Xcelium & Verisium Verilog HDL [8/12~8/14]

	2024 년 08 월 13 일 ~ 2024 년 08 월 14 일 (2 일간)
	서울특별시 금천구 디지털로121 에이스가산타워 204호
	10:00 ~ 17:00
	나인플러스아이티㈜ AE
	산업체: 450,000 원 학생: 150,000 원 대학원생: 150,000 원
	계좌번호 [ 기업은행 664-016959-04-023 (예금주 : 박현찬 나인이에스캠퍼스 )] 혹은 카드결제
	문의 연락처 : 02-3016-7926 / 02-867-8633 교육담당:황인하 실장 [hing8639@naver.com] 기술교육문의: 우승안 AE [sawoo@npit.co.kr]

Cadence Verilog_Xcelium_HDL특강.hwp

	[대학생특강/서울] Cadence Xcelium & Verisium Verilog HDL [8/12~8/14]
	비메모리 설계의 기반 도구인 VerilogHDL의 문법 및 활용을 통해 digital circuit을 표현하는 능력을 배양한다. Logic Simulator로 Cadence의 XCELIUM와 차세대 debugger인 Verisium을 활용하여 기초적인 simulation 및 debugging 능력을 배양하여 시스템 설계상의 오류를 빠르고 정확하게 포착하는 기술을 습득한다.
	Verilog HDL에 대한 기본적 syntax습득과 modeling 기법에 대한 이해 - Cadence XCELIUM 및 Verisium을 통한 simulation 및 debugging 능력 배양 - HDL 설계 실습을 통한 digital logic circuit의 표현
	본 수업(기초)은 Verilog HDL에 경험이 없는 수강자들을 대상으로 합니다.

[대학생특강/서울] Cadence Xcelium & Verisium Verilog HDL [8/12~8/14]

비메모리 설계의 기반 도구인 VerilogHDL의 문법 및 활용을 통해 digital circuit을 표현하는 능력을 배양한다.

Logic Simulator로 Cadence의 XCELIUM와 차세대 debugger인 Verisium을 활용하여 기초적인 simulation 및 debugging 능력을 배양하여 시스템 설계상의 오류를 빠르고 정확하게 포착하는 기술을 습득한다.

Verilog HDL에 대한 기본적 syntax습득과 modeling 기법에 대한 이해

- Cadence XCELIUM 및 Verisium을 통한 simulation 및 debugging 능력 배양

- HDL 설계 실습을 통한 digital logic circuit의 표현

본 수업(기초)은 Verilog HDL에 경험이 없는 수강자들을 대상으로 합니다.

	1 일차	1. Overview of semiconductor development 2. Basic concepts of hardware descriptive language(HDL) 3. Module 4. Design Under Test(DUT) & Testbench 5. Cadence XCELIUM
2 일차	1. Verilog Modeling(1): Gate Level Modeling and Concepts of Synthesis 2. Verilog Modeling(2): Data Flow / Behavioral Modeling 3. Register 4. Verilog Data Type 5. Arithmetic Operation

1 일차

1. Overview of semiconductor development
2. Basic concepts of hardware descriptive language(HDL)
3. Module
4. Design Under Test(DUT) & Testbench
5. Cadence XCELIUM

2 일차

1. Verilog Modeling(1): Gate Level Modeling and Concepts of Synthesis
2. Verilog Modeling(2): Data Flow / Behavioral Modeling
3. Register
4. Verilog Data Type
5. Arithmetic Operation